潘晓明:异构集成是高性能计算的未来

2021-06-10 11:23:58
陈炳欣
文章摘要: 在半导体设计的黄金时代,人们可以通过新的制程降低每个晶体管的成本,同时得到性能的提升。然而现在每进入一个新的节点,都需要更长的时间才能保证工艺的成熟和稳定,新制程的成本又在显著增加。

随着物理极限的逼近,摩尔定律的进步正在放缓,进一步发展需要新的思路,而异构计算正在成为提升芯片算力的发展方向。在2021世界半导体大会上,AMD全球高级副总裁、大中华区总裁潘晓明指出,虽然通用CPU拥有广泛应用,但其性能提升幅度有限,尤其是面对人工智能、机器学习、深度学习等新兴技术,对算力、性能都有极高要求。异构计算因此兴起,并将成为未来高性能计算发展趋势的关键之一。

半导体市场规模在日益扩大,根据Gartner数据,2020年第四季度全球半导体市场达到4500亿美元,相对于2019年的4190亿美元有非常可观的增长。其中,逻辑芯片市场2390亿美元,几乎占到整个市场的一半以上,存储市场为1230亿美元,其他模拟器件、分离器件、传感器等为880亿美元。

在谈到逻辑芯片的发展趋势时,潘晓明指出,人们正处于数字经济蓬勃发展的时代,尤其是2020年以来,受疫情影响,远程办公、居家学习、居家娱乐等应用进一步兴起,刺激了大数据、云服务的需求,各个行业数字化转型速度明显加快。各种前沿科技正在给人们的生活工作带来翻天覆地的变化。高性能计算、云计算和虚拟化、大数据分析等一系列的应用场景都会带来非常大的工作负载,这背后需要强大的算力支持。就AMD来看,要使CPU和GPU不断迭代,才能够满足市场对算力的持续增长需求。

在半导体设计的黄金时代,人们可以通过新的制程降低每个晶体管的成本,同时得到性能的提升。然而现在每进入一个新的节点,都需要更长的时间才能保证工艺的成熟和稳定,新制程的成本又在显著增加。这就为人们带来新的挑战,需要探讨在其他方面做出更多的创新才能进一步提升性能和算力。

近年来,AMD不断推动设计优化和平台优化,在微架构方面基于CDNA结构、RDNA结构推进,让每一代CPU和GPU架构都有性能上的提升。在刚刚结束的2021年台北电脑展中,AMD展示了最新的3D堆叠封装技术。3D堆叠技术以往用在闪存上,现在AMD把这项技术带到CPU上,将逻辑芯片与3D堆叠技术相结合,实现了超过2D芯片200倍的互联密度,与现有的3D封装解决方案相比密度也可达到15倍以上。

潘晓明还表示,AMD也十分关注Chiplet(芯粒)技术的发展。在传统架构中,往往采取单片的电路设计。2017年,AMD在推出的处理器上采用了Chiplet技术,将4个SoC相互连接。在下一代产品中又通过Infinity技术将8个7纳米Chiplet小芯片和1个12纳米Chinlet I/O相互连接。今后AMD还将继续用Chiplet架构为行业带来领先性能。

信息化软件服务网 - 助力数字中国建设 | 责编:夏丽
文明上网,理性发言!请遵守新闻评论服务协议
评论